PAT-NO:

JP403260872A

DOCUMENT-IDENTIFIER: JP 03260872 A

TITLE:

LOW-ORDER DEVELOPMENT AUTOMATING SYSTEM

PUBN-DATE:

November 20, 1991

INVENTOR-INFORMATION: NAME KOBAYASHI, KAZUO WAKABAYASHI, HARUO OKADA, KATSUYUKI WAKIMURA, YOSHIAKI

ASSIGNEE-INFORMATION:

COUNTRY

NIPPON TELEGR & TELEPH CORP <NTT>

N/A

APPL-NO:

JP02060740

APPL-DATE:

March 12, 1990

INT-CL (IPC): G06F015/60

ABSTRACT:

PURPOSE: To select optimum configuration by describing the designation of functions and the designation of configuration for a logic unit and preparing one of a logic circuit with wiring logic and a logic circuit with a microprogram or a logic circuit mixing those both configuration systems according to the designation of the same function by using those descriptions.

CONSTITUTION: Based on the designation of the functions for the logic unit storing a file, the logic circuit at a logic gate level is prepared by a logic synthesizing program 39, and the microprogram at a bit pattern level is

prepared by a microprogram compiler 38. When preparing the logic circuit at a low-order level from function specification by using a switch to change over the logic synthesizing program 39 and the micorprogram compiler 38 based on the

designation of the logic configuration, the logic circuit and the microprogram are prepared while being selected according to the designation of one function. Thus, the optimum logic configuration can be selected.

COPYRIGHT: (C)1991,JPO&Japio

② 公開特許公報(A) 平3-260872

®Int. Cl. ⁵

識別記号

庁内整理番号

個公開 平成3年(1991)11月20日

G 06 F 15/60

360 K

7922-5L

審査請求 未請求 請求項の数 1 (全14頁)

❷発明	月の名	各称	下位	足展開	自動化方式	t		
					• • • • • • • • • • • • • • • • • • • •	_	平2-60740 平 2 (1990) 3 月12日	
@発	明	者	小	林	_	夫	東京都千代田区内幸町1丁目1番6号 会社内	日本電信電話株式
@発	明	者	若	林	春	夫	東京都千代田区内幸町1丁目1番6号 会社内	日本電信電話株式
@発	明	者	圌	Ħ	勝	行	東京都千代田区内幸町1丁目1番6号 会社内	日本電信電話株式
@発	明	者	脇	村	慶	明	東京都千代田区内幸町1丁目1番6号 会社内	日本電信電話株式

⑪出 願 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人 弁理士 礎村 雅俊

明細帯

- 1. 発明の名称 下位展開自動化方式
- 2. 特許請求の範囲

て動作させ、上記機能仕様から下位レベルの論理 回路を作成する際に、上記論理構成の指定により、 論理回路とマイクロプログラムを選択して作成す ることを特徴とする下位展開自動化方式。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、自動設計装置として、ディジタル論理装置の機能の指定と構成の指定を記述でき、それらを用いて布線論理の論理回路またはマイクロプログラムの論理回路を作成できる下位展開自動化方式に関するものである。

【従来の技術】

従来より、機能仕様を入力とするディジタル論 理装置の自動設計装置としては、例えば、『情報 処理ハンドブック』(社)情報処理学会、昭和51年 12月20日(株) オーム社発行、pp.15-62~15-68に 記載されているように、機能仕様を指定して、下 位のレベルである論理ゲートレベルの論理回路や ピットパターンレベルのマイクロプログラムを構 成要素とする論理回路を自動的に作成するもので あった。

このような自動設計装置としての下位展開自動 化装置は、第11図に示すような状態運移で表わ され、その記述から論理ゲートレベルの論理回路 が作成されていた。

毎勤作である『=><STG2>;』は、他の状 自動 銀遷移STG2を起動することを指定するもので 表わ ある。

> 第12回は、第11回の記述を下位展開自動化 装置内に格納するためのデータ構造図である。

第12図(A)は、1つの記述単位に対応するデータ構造図であって、該当記述文が状態遷移を開始あるいは終了を表わすものか(以下、Tと配す)、または状態の制御動作を表わすものか(以下、Sと記す)を指定する『記述文種別』と該当の『記述文』とから構成されている。

第12図(B)は、上記(A)のデータ構造の一部の詳細図であって、記述文種別がTの場合の『記述文』のデータ構造を示している。すなわち、このデータ構造では、数当する記述文が状態遷移の関始を表わす場合には、状態遷移の集合の固有名称を指定し、数当する記述文が状態遷移の終了を表わす場合には、ENDを指定する『記述文の属性』と、状態遷移の起動条件となる『起動信号』および遷移先の状態名とから構成されている。

第12図(C)は、上記(A)のデータ構造の一部の詳細図であって、記述文程別がSの場合の『記述文』のデータ構造を示している。すなわち、このデータ構造は、状態名、数当する状態の制御動作文および数当する状態から遅移する先を指定する遷移条件と遷移先とから構成されている。

第13図は、第11図の機能仕様から合成される論理ゲートレベルの論理回路群の接続構成を示す記述図である。

この図の論理回路群は、状態ST1,ST2,・・・STn,STmに対応する論理回路ST1,ST2,・・・STn,STmと、遷移条件a, cが真となったときに対応する論理回路STn,STmをONにする論理積回路のタイミング回路と、論理回路ST1,ST2,・・・STn,STmがONになるタイミングを与えるクロック信号O1とから構成される。

第14回は、従来のディジタル論理装置の自動 飲計装置のハードウェア構成を示す図である。

この自動設計装置は、第11回に示すような状

敷遷移で表わされる機能仕様から、第13回に示すような下位レベルの論理回路を合成する。

第14回において、CPU146は記述入力装 世143から入力された機能仕様から、第3回に 示す下位の論理ゲートレベルの論理回路群を作成 する処理装置である。機能記述格納装置144は、 第11図に示すような状態遷移で示された論理回 路の機能仕様を、第12回のデータ構造で格納し たファイルであり、また論理回路記述格納装置 1 4.5は、上記機能仕様から合成した下位の論理ゲ ートレベルの論理回路で構成されるディジタル論 理装置の記述を格納したファイルである。主記憶 整置140は、CPU146の処理に必要なプロ グラム、例えば機能記述格納手段144に格納す る機能仕様の記述を記述入力装置143から読み 込んだり、その機能仕様から合成された論理回路 の記述を斡理回路記述格納装置145に格納する ための論理合成処理プログラム等を格納する。

第15回は、第14回の自動放計装置による下位展開処理の手順を示すフローチャートである。

先ず、(i)読み客をプログラムが起動されるこ とにより、記述入力装置143から機能仕様の記 述が入力されると、上記プログラムがこの機能仕 様を第12図に示すようなデータ構造に変換し、 機能記述格納装價144に格納する(ステップ5 O)。 次に、 (Li) 論理合成処理プログラムが起動 されることにより、機能記述格納装置144から 機能記述を取り出し、機能記述中の1つの状態毎 に鉄当する状態に対応する論理回路を1つ記憶し、 鉄当する論理回路のセット囃子にタイミング回路 を接続する。このタイミング回路は、着目する状 懲への運移条件毎に、該当する遷移条件に対応す る信号と、遷移元の状態に対応する論理回路の出 力増子からの信号の論理積をとり、各論理積の出 力の論理和をとる回路で構成する(ステップ51)。 次に、(班)未処理の機能記述の有無を判断し、未 処理のものがあれば、ステップ 5 1 に戻って論理 回路を作成するが、未処理のものがなければ、次 に進む(ステップ 5 2)。 (fv) 整理合成処理プログ ラムは、合成結果を論理回路記述格納装置145

に格納することにより、処理を装丁する(ステップ53)。

なお、第15回の処理は、従来の下位展開自動 化装置で、機能仕様の記述から論理回路を作成す る場合であるが、論理回路の替りにマイクロプロ グラムを作成する装置の場合には、前記第14回 において、論理合成処理プログラムの替りにマイ クロプログラムを放処理プログラムを構えておく。 そして、第5回においても、論理回路の替りにマ イクロプログラムを作成して(ステップ51)、作 成されたマイクロプログラムをファイルに格納す る(ステップ53)。

(発明が解決しようとする課題)

前述のように、従来の自動散計装置では、機能 仕様の記述手段である下位記述展開プログラムが、 動理回路合成用とマイクロプログラム合成用とに それぞれ分けられていた。その結果、1つの機能 仕様から論理回路とマイクロプログラムの両方の 論理構成を作成することができず、またそれらに ついて、処理速度や金物量等を比較して最適な論

理構成を選択することができなかった。

世来の自動設計装置を使用してディジタル論理装置を設計する場合には、第16回に示すように、論理回路合成用とマイクロプログラム合成用の機能仕様をそれぞれ記述して(ステップ161。162)自動設計装置に入力し、それらから論理回路とマイクロプログラムを作成した後、(ステップ163,163,164)、処理速度や金物量等を比較して(ステップ165)、最適な論理構成を選択する必要があった(ステップ166)。

本発明の目的は、このような従来の課題を解決し、布線論理またはマイクロブログラムによる論理回路の性能を短時間に比較して、いずれか一方、または阿標成を混合した最適な構成を選択することができる下位展開自動化方式を提供することにある。

[課題を解決するための手段]

上記目的を達成するため、本発明の下位展開自動化方式は、機能仕様として、論理製管の機能と 論理構成の指定を組み合わせて入力し、入力され

(作用)

本発明においては、ディジタル論理装置の機能 仕様から論理ゲートレベルの論理回路およびピッ トパターンレベルのマイクロプログラムを作成す る場合、機能仕機として、論理装置の機能と論理 様成の相定を組み合わせて入力し、論理合成プロ グラムにより論理装置の機能の指定から論理ゲー トレベルの論理回路を作成するとともに、マイク ロプログラムコンパイラにより同一の機能の抱定 からピットパターンレベルのマイクロプログラム を作成し、論理構成の指定に基づき論理合成プロ グラムとマイクロプログラムコンパイラを切り替 えるスイッチを用いて、機能仕様から下位レベル の論理回路を作成する際に、論理構成の指定に基 づいて 1 種類の機能の指定から論理回路とマイク ロプログラムを選択して作成する。 これにより、 該当する機能仕様から下位レベルの論理回路やマ イクロプログラムを裸成要素とする論理装置を合 成する場合に、1つの機能仕様から論理回路とマ イクロプログラムの関標成方式の論理構成を作成 することができるとともに、それらについて処理 速度と金物量を比較することにより、最適な論理 構成を選択することが可能である。

(実施例)

以下、本発明の実施例を、図面により詳細に説 明する。

第1団は、本発明の一実施例を示す機能仕様を

『状態』の記述は、状態の識別名である『状態名』 と、状態内で実行される『制御動作』とから構成 される。しかし、従来と異なる点は、制御動作祭 に構成指定が可能となっていることである。構成 撤定は、具体的には、着目する機能を論理回路の 組み合わせで構成する布線論理の指定(以下、記 号wで表わす)、マイクロブログラムで構成する 指定(以下、記号皿で表わす)、および布線論理と マイクロプログラムを混在させて構成する指定 (以下、記号×で表わす)のいずれかである。

第1回において、状態名ST1の状態の制御動 作中の【w】、および状態名STmの状態の制御 動作中の〔四〕は、それぞれ構成指定の例である。

操作メニュウウィンドウ11は、上記の状態差 移を機能仕機記述ウィンドウ13上に記述するた めの各種の機作コマンドを表示したものである。

この条作コマンドには、状態遷移の開始、終了、 状態等を表わす四記号(メニュウ上の部品1、・・ ・部品nに相当する)を機能仕機記述ウィンドウ 13上に配置する『途加』コマンド、上記の図記

表す状態運移の入力装置と関面の図である。

入力装置は、ディスプレイ10上の機能仕様記 述ウィンドウ13と、接作指示のためのマウス1 5 と、マウス15に運動するカーソル17と、数 値情報を入力するキーボード14とから構成され

機能仕様記述ウィンドウ13は、機能仕様を表 わす状態遷移を記述するためのものである。この 状態遷移は、従来のものと同じように、状態遷移 の『開始』と『終了』を指定する記述と、論理装 置が実行する制御動作を一定の時間単位で区切っ た『状態1,状態2、・・・状態n、状態m』の 記述と、制御動作の進行を表わす『遷移』とその 制御動作の進行条件を表わす『遷移条件』の記述 とから構成される。本実施例では、この他に、従 来と異なる要素、つまり着目する状態差移の論理 構成を指定する『構成指定』と、状態遷移を一ま とまとまりの記述単位として扱うための『図面名』 等からなる図面管理情報16も、仕様記述の構成 要素となっている。なお、従来と同じように、

号を複能仕様記述ウィンドウ13から取り除く 『刪除』コマンド、記号した状態遷移を機能記述 格納装置(ファイル)に格納する『書き込み』コマ ンド、および操作対象の図記号を指定する部品!。 . . . · · 部品 n から構成される。操作メニュウ を使用して操作を行う際には、マウス15に速動 したカーソル17が使用される。例えば、カーソ ル17で『追加』コマンドのメニュウの位置を指 示した後、『部品1』のメニュウ位置を指示し、 最後に機能仕様記述ウィンドウ13上の任意の位 置を指示することにより、部品1に対応する図記 号が機能仕様記述ウィンドウ13上に配置される。 制御動作等のテキストで記号されるものは、キー ボードを使用することにより入力できる。

第2回は、第1回の状態遷移を機能記述格納装 世に格納するためのデータ構造を示す図である。

本発明のデータ構造は、第2図(A)に示すよう に、従来のデータ構造と比較すると、図面名で指 定される状態運移を1まとまりとして扱うデータ 構造を新たに数けている。すなわち、本発明のデ ータ構造は、1まとまりの状態要移の論理構成を 指定する『構成指定』と、この状態要移の識別名 である『図面名』と、複数の『記述要素』とから 構成される。第2図(B)は、1つの記述要素の群 細を示している。これは従来と同じ記述文理別と、 従来とは異なって、制御動作毎に論理構成を指定 した記述文とから構成されている。

第2図(C)は、記述文程別がTの場合の記述文の詳細を示したものである。これは、従来と同じである。第2図(D)は、記述文程別がSの場合の記述文の詳細を示したものである。この記述文は、状態名と複数の動作の指定と複数の運移の指定とから構成される。動作の指定は、1つの制御動作とそれを実現するための論理構成の指定とから構成される。

第3回は、本発明の一実施例を示すディジタル 論理装置の自動設計装置のハードウェア構成回で ある。

この自動設計装置は、第2回に示すようなデータ構造の状態避移で表わされた機能仕様から、第

第4回は、本発明における合成制智プログラム の機能プロック図である。

本発明の特徴的なプログラムである合成制等プログラムは、与えられた機能仕様の記述のうちの構成指定を参照して、記述を布線論理指定のものとマイクロプログラム指定のものとに分ける記述分解的41と、上記で分解された記述単位に論理合成処理プログラム38とマイクロプログラムコ

13回に示すような下位レベルの論理回路を構成 要素とする論理回路、またはピットパターンレベ ルのマイクロプログラムを構成要素とする論理回 路を合成する。

第3図において、機能記述格納装置31は、第 2. 図に示すようなデータ構造の状態遷移で表わさ れた論理装置の機述仕様を格納したファイルであ り、論理レベル記述格納装置33は、上記の機能 仕様から合成した下位レベルの論理ゲートレベル の論環回路またはピットパターンレベルのマイク ロブログラムで構成されるディジタル論理装置の 記述を格納したファイルである。また、記述入力 装置34は、第1回に示す機能仕様記述ウィンド ウ13と操作メニュウウィンドウ11を持つディ スプレイ10とキーボード14およびマウス15 とから構成され、上記の記能仕様を記述するため のものである。また、主記憶装置35は、CPU 3 0 の処理に必要なプログラム、例えば、機能記 述格納装置31に格納する機能仕様の記述を記述 入力装置34から読み込んだり、その機能仕様か

ンパイラ38を起動して、下位レベルの論理図路を作成する合成起動部42と、布線論理とマイクロプログラムより構成される論理回路間の接続を行って、論理図路を完成させる記述統合部43と、これら3つの処理部41~43の実行を制御する実行制御部44とから構成される。

第 5 図は、第 4 図における実行制御部の処理音 駅を示すフローチャートである。

先ず、(i)実行制料部44は、記述分解部41を動作させて次の処理を行う。すなわち、機能記述格納装置31に格納されている状態運移を図面名単位に構成指定がエ、W、Xのものに分類し、その中で構成指定がエのものは、さらに制作を位に構成指定がエのものに、分類して、構成には)実行制制部44は、合成起動部42を駆動して、の処理を行う。すなわち、上記の手順で分類された記述の集合に対して、論理回路と関で分類であれた記述の集合に対して、論理回路と関するの処理を行う。のまり、構成指定がWのものに対して理を行う。

は、論理合成処理プログラム39を用いて論理ゲートレベルの論理回路を作成する。また、裸成指定が皿のものに対しては、マイクロプログラムコンパイラ38を用いてピットパターンレベルのマイクロプログラムを作成する。これらの作成結果は、中間情報格納姿置32に格納される(ステップ111)。次に、(道)実行制御部44は、記述装合のようを起動で視成される論理回路とのでは、なりにより、次の処理を行う。すなわち、布線論理で視成される論理回路とのでは、なりにより、次の処理を行うようでは、ないの処理を行うようで表別でで、表別で表別で、表別で表別で、表別で表別で、表別で表別で、表別で表別で表別で、表別でありませる。

以下、ステップ110の記述分解部41の詳細 動作フローを第6図に、またステップ1110の合 成起動部42のデータ構造図を第7図に、またステップ112の記述統合部43の詳細動作フロー を第9図に、それぞれ示す。

第6回は、第4回における記述分解部の処理フローチャートである。

先ず(i)状態遷移の集合から図面単位に1まと

り除く(ステップ126)。また、(値)第2の状態 運移に対しては、各状態毎に制御動作に対する構 成褶定を判定し、血指定のものがあれば、鉄当の 状態から動作の指定を取り除き、ステップ123 の処理を行う。

第7図は、中間情報格納装置に格納される論理 ・ 回路のデータ構造図である。

第7回(A)は、構成指定がwの機能仕様から作成される論理回路のデータ構造図である。これは、機能仕様の識別名である『図面名』と、『構成指定』および信号が入力される側の論理回路を意味する『デスティネーション娶訳』と信号を出力する側の論理回路を表わす『ソース要派』の対を指定する複数ネットから構成される。

第7回(B)は、構成指定が四の機能仕様から作成される論理回路のデータ構造図である。これは、機能仕様の識別名である『図面名』と、『構成指定』および複数のネットから構成される。また、上記の構成指定wと異なって、各ネットでは、『デスティネーション妄想』と『ソース妄振』の

まりの状態運移を取り出す(ステップ120)。 (近)取り出された状態運移の構成指定を判定し、

それがwであるときはステップ $1 \ 2 \ 2$ に、それがmであるときはステップ $1 \ 2 \ 4$ に、またそれがxであるときにはステップ $1 \ 2 \ 5$ に、それぞれ分岐する(ステップ $1 \ 2 \ 1$)。

次に、(※)取り出された状態遷移を、布線論理の論理構成で作成するために登録する(ステップ122)。次に、(iv)未処理の状態遷移の集合の有無を判定し、未処理のものがあれば、ステップ120に戻って同じ処理を繰り返す(ステップ123)。また、(v)取り出された状態遷移をマイクロプログラムの論理構成で作成するために登録し、ステップ123の処理を行う。

(vi)取り出された状態重移と同一の記述を1つ作成し、元の状態重移を第1の状態重移、複写された状態重移を第2の状態重移とする(ステップ125)。(vii)第1の状態重移に対しては、各状態低に制御動作に対する構成指定を判定し、W指定のものがあれば、該当の状態から動作の指定を取

対の他に、この対の信号接続を創舞するマイクロ プログラムの制御信号が追加されている。

第8回は、第6回における第1の状態遷移と第 2の状態遷移の処理において、状態対応の構成指 定を判断して2つの状態遷移に分離する態様を示 す図である。

第8図(A)は、構成指定に×が指定された図面名単位の状態遷移である。この図では、制御動作に wが指定された状態を白色の矩形で、また mが 指定された状態を斜線の矩形で、それぞれ表わしている。第8図(B)は、第8図(A)から作成された第2の状態遷移において、各状態毎に制御動作に対する構成指定を判定し、血指定の制御動作の動作指定を取り除いた結果を表わしている。

第8図(C)は、第8図(A)に示す状態遷移において、各状態毎に制御動作に対する構成指定を判定し、W指定の制御動作の動作指定を取り除いた結果を表わしている。すなわち、そこだけを無効動作にしている。

なお、第8図の複数値の矩形は、第1図で示し

た状態遷移図の各状態を表わすものである。第8 図(C)の敬継の矩形は、m指定の状態を取り除き、 wに置換される状態を示している。ここで、m指定とw指定が混在している。ここで、m指定のみの状態遷移とに分離遷移とに分離遷移とに分離でのみの状態遷移とに分離である。なれぞれの状態遷移から作成される)と1つの制御回路(w指定の状態遷移から作成される)を作成するためである。第8回中において、『置機される状態』とは、元の状態における制御動作を無効動作(制御動作を行わないことを指定するもの)に置き換えた状態である。

第 8 函は、第 4 図における記述統合部の処理手順を示すフローチャートである。

先ず、(1)中間情報格納装置32内に、布線 論理で構成された論理回路と、マイクロプログラ ムで構成された論理回路とが、両者共に格納され ているか否かを判定し、いずれか一方のみが格納 されているときには、処理を終了する(ステップ 150)。(3)因者共に格納されているときには、

す図、第10図(B)は元の論理構成の接続図、第 10図(C)は修正された論理構成の接続図である。 第10図(A)において、デスティネーション質 側DES1は、構成指定wの機能仕様から作成されたソース質欄SRC10。SRC12と構成指定mの機能仕様から作成されたソース質欄SRC11(制御信号はCTL1)が対応付けられている。また、デスティネーション変像DES2は、構成指定mの機能仕様から作成されたソース質欄SR

C20(制御信号CTL2)が対応付けられている。

また、デスティネーション餐舗DES3は、構成

指定wの機能仕様から作成されたソース贅惠SR

- ション賽感・ソース賽裏対応リストの内容を示

C30が対応付けられている。
第10回(B)は、第10回(A)のデスティネーション要認DES1に対する元の論理構成を示しており、DES1は構成指定wの機能仕様からソース要認SRC10, SRC12と論理和回路を介して接続される。一方、同じDES1が、構成指定wの機能仕様からソース要観SRC11の出

両者のデータ構造を探索して、全てのデスティネ ーション養厭に対して、ソース養潔と制御信号と を対応付けたディティネーション要額・ソース要 厭対応のリスト(第10図参照)を作成する (ステ ップ151)。 (班)リストを探索することにより、 同一デスティネーションであり、かつ構成指定w の機能仕様から作成されたソース警惕と構成指定 mの機能仕様から作成されたソース賢惠とを対応 付けられているものが有るか否かを判定し、なけ れば処理を終了する(ステップ 1 5 2)。(iv)同一 デスティネーションのものが有れば、関者のソー ス要額の出力信号の論理和をとり、その結果を着 目するデスティネーション妄想の入力増子に接続 する(ステップ 1 5 3)。(v)リスト中に未処理の ものが存在するか否かを判定し、あれば、ステッ プ152に戻って同一デスティネーションの有無 利定処理を行い、なければ、処理を終了する(ス テップ154)。

第10回は、第4回における記述統合部の処理 を示す回であって、第10回(A)は、デスティネ

カ痛子と制算信号CTL1に論理積回路を介して接続される。

第10図(C)は、第10図(B)の接続図を第9 図のステップ153の処理で修正して、統合した 論理構成図である。 同一のデスティネーション餐 源に対して統合するために、 両構成方式のソース 餐源をDES1の入力端子の手前で、 論理和回路 を介してDES1に接続する。

このように、本実施例においては、機能仕様から下位レベルの論理回路やマイクロプログラムを構成要素とする論理装置を合成する場合に、1つの機能仕様から論理回路とマイクロプログラムの関構成方式の論理構成を作成するので、それらについて、処理速度や金物量等を比較して、最適な論理構成を選択することが可能である。

(発明の効果)

以上説明したように、本発明によれば、ディジ タル論理装置の機能仕様として、論理装置の機能 の指定と構成の指定を記述することができ、それ らを用いて同一の機能の指定から布線論理による 論理図路とマイクロプログラムによる論理図路のいずれか一方が、または関構成方式を認在した論理図路を作成することができるので、関標成方式の論理図路の性能を短時間で比較することにより、最適な構成を選択することが可能である。

4. 図面の簡単な説明

第1回は本発明の四、第2回はは無難を図、第2回ははないでは、第1回のでは、1回のでは


示す図、第9 図は第4 図における合成制御プログラムの記述統合部の処理手順を示すフローチャート、第1 0 図は第4 図における記述統合部の処理手順を示すプロ合部の処理手順を示すが合語を記述が接近は第1 1 図のにおいて、第1 2 図には第1 1 図のデータ構造図、第1 3 図は第1 1 図のを使せているのでは、第1 4 図はには、第1 1 図のを使いませんでは、第1 4 図はには、第1 5 図には、第1 6 図には、第1 5 図にを設計をでディングタル論理を設計する手順を示すフローチャートである。


10:ディスプレイ、11:操作メニュウウィンドウ、13:機能仕様記能ウィンドウ、14: キーボード、15:マウス、16:図面管理情報、 17:カーソル、30:CPU、31:機能記述 格納装置、32:中間情報格約装置、33:論理 レベル記述格約装置、34:記述入力装置、35:

主記憶装置、36:競み書きプログラム、37: 合成制有プログラム、38:マイクロプログラム コンパイラ、39:論理合成処理プログラム、4 1:記述分解部、42:合成起動部、43:記述 統合部、44:実行制御部。

代理人 弁理士 ঊ 村 雅











図(その1)


8
















第 1 0 図 (その1) (A)


デスティネーション資源	ソース資源	制御信号
DES1	SRC10.SRC126	xt)
	SRC11 6	n) CTL1
DES2	SRC20 6	n) CTL2
DES3	SRC30 6	w)







第 1 4 図

第 12 図(その1)









第 12 図(その2)

(C)



第 13 図



ູ 162

{}164

